Cabe señalar que el proyecto se encuentra aún en su etapa inicial, ya que el proceso de fabricación de los chips de 10 terabits requiere de un haz de electrones generados por una tecnología aún no disponible por el momento para la producción masiva.
NEC ha bautizado la futura tecnología como Surface Tunnel Transistor (STT). Al usar un material desarrollado por la propia NEC, que la compañía ha denominado calixarene, ha sido posible diseñar el primer transistor operacional con canales de sólo 14 nanómetros (1 nanómetro= 1millonésima parte de un milímetro). Cabe recordar que hasta el momento sólo ha sido posible llegar a un límite máximo de los 40 nanómetros.
La principal dificultad que representan tamaños tan infinitesimales es, en el contexto de chip, que los átomos del silicio del que están hechos comienzan a experimentar el efecto cuántico y, con ello, a comportarse de manera imprevisible . Los electrones actúan más bien como haces en lugar de partículas, lo que deriva en la formación de túneles donde no debería haberlos.
Al respecto, Aston Bridgeman, vocero de NEC indicó que en lugar de luchar con tal efecto cuántico, los científicos de la compañía han optado por aprovecharlo y desarrollar un nuevo método de operar transistores.
